VLSI概论(第六版) pdf epub mobi txt 电子书 下载 2025

简体网页||繁体网页

☆☆☆☆☆

本书循序渐进介绍VLSI的设计方法与技巧，全书共分为两个部份，第一部份共八章，其内容包括1.MOS元件特性，2.CMOS的制成技巧，3.MOS的基本电路介绍，4.电路性能分析，5.CMOS电路设计，6.积体电路设计与佈侷方法，7.低功率与可测试性电路设计，8.子电路系统设计;第二部份则是介绍思源科技所开发的佈侷工具Laker并让读者熟悉EDAI工具操作，接着就是针对TANNER做介绍，提供读者可以进行一个设计计划与学习的机会。本书适合大学、科大电子、资工科系「超大型积体电路设计」、「VLSI概论」等课程或业界相关人士及有兴趣之读者使用。
 

第一部份　VLSI设计原理与系统设计

第一章　VLSI与MOS元件 1-1
1.1　前言 1-2
1.1-1　积体电路的发展 1-2
1.1-2　积体电路制作技术简介 1-4
1.2　加强型MOS 1-6
1.2-1　nMOS 1-7
1.2-2　pMOS 1-9
1.3　互补式MOS(CMOS) 1-11
1.4　体效应(Body Effect) 1-12
1.5　Latch-Up 1-14
1.6　临限电压 1-16
1.7　小结(Summary) 1-16
1.8　习题 1-17

第二 章　CMOS制程技术 2-1
2.1　积体电路基本制程技术 2-2
2.1-1　掺杂技术(dopping) 2-3
2.1.2　氧化技术(oxidation) 2-4
2.1-3　累晶技术(epitaxial) 2-5
2.1-4　蚀刻技术(etching) 2-6
2.1-5　其他相关技术 2-9
2.2　CMOS制程技术 2-9
2.2-1　P型阱CMOS技术 2-10
2.2-2　N型阱CMOS技术 2-14
2.3　设计规则(design rule) 2-15
2.4　良率(yield) 2-20
2.5　小结(Summary) 2-22
2.6　习题 2-23

第 三章　MOS基本电路介绍 3-1
3.1　当开关使用的MOS 3-2
3.2　MOS基本逻辑电路 3-5
3.2-1　反相器(inverter) 3-5
3.2-2　反及闸(NAND gate) 3-8
3.2-3　反或闸(NOR gate) 3-10
3.2-4　复合逻辑电路(Compound logic gate) 3-12
3.2-5　多工器 3-16
3.2-6　记忆单元 3-18
3.3　实际电路考虑的问题 3-19
3.3-1　驱动较大负载的电路 3-20
3.3-2　电子移转现象(Electromigration) 3-25
3.3-3　接线电容进一步的考虑 3-26
3.4　小结(Summary) 3-27
3.5　习题 3-28

第 四章　电路性能分析 4-1
4.1　电阻估算 4-2
4.1-1　通道电阻(channel resistance) 4-3
4-1.2　非长方形物质的电阻值 4-4
4.2　电容估算 4-5
4.2-1　闸极电容 4-6
4.2-2　扩散层电容 4-7
4.2-3　其他电容 4-9
4.2-4　导线长度的限制 4-12
4.3　延迟时间(delay time) 4-13
4.3-1　上升时间(rise time) 4-16
4.3-2　下降时间(fall time) 4-17
4.3-3　电晶体尺寸大小 4-18
4.3-4　时间延迟的估算 4-19
4.4　直流转移曲线 4-22
4.4-1　杂讯边限(noise margin) 4-25
4.5　功率消耗(power dissipation) 4-28
4.5-1　静态功率消耗 4-29
4.5-2　动态功率消耗 4-31
4.6　CMOS和nMOS的比较 4-33
4.7　小结(Summary) 4-34
4.8　习题 4-35

第五 章　CMOS电路设计 5-1
5.1　逻辑电路设计 5-2
5.1-1　时脉静态逻辑(clocked static logic) 5-2
5.1-2　动态CMOS逻辑(Dynamic CMOS logic) 5-12
5.1-3　CMOS骨牌逻辑(CMOS domino logic) 5-20
5.1-4　管线式电路(pipeline circuit) 5-24
5.2　设计时考虑的要件 5-25
5.2-1　电晶体的尺寸大小 5-26
5-2.2　逻辑闸的输入个数 5-27
5.2-3　汲极与源极电容 5-30
5.3　输出输入电路结构(I/O PAD structure) 5-32
5.3-1　整体架构 5-33
5.3-2　VDD和VSS PADs 5-35
5.3-3　输出PAD(output PAD) 5-35
5.3-4　输入PAD(input PAD) 5-36
5.3-5　三态PAD(tri-state PAD) 5-38
5.3-6　双向PAD(bidirectional PAD) 5-40
5.4　一些特殊CMOS电路 5-41
5-4.1　虚拟NMOS(Pseudo NMOS) 5-41
5.4-2　传输逻辑(Pass transistor logic) 5-43
5.4-3　差分开关逻辑(Differential cascode
voltage switch logic) 5-46
5.5　各种逻辑电路比较 5-49
5.6　小结(Summary) 5-51
5.7　习题 5-51

第六 章　积体电路设计与佈局方法 6-1
6.1　佈局法 6-2
6.2　光罩与条形图 6-3
6.2-1　从条形图到佈局图 6-6
6.2-2　基本逻辑电路佈局图 6-11
6.2-3　佈局时应注意的问题 6-20
6.3　设计方式 6-25
6.3-1　结构化设计 6-26
6.3-2　闸阵列(gate array)设计 6-28
6.3-3　标准单元(standard cell)设计 6-31
6.3-4　全定制(full custom)设计 6-33
6.3-5　以上三种设计方式的比较 6-34
6.3-6　可程式逻辑阵列(PLA)设计 6-35
6.4　设计者的工具箱 6-41
6.4-1　逻辑层次(logical level) 6-42
6.4-2　开关层次(switch level) 6-42
6.4-3　时序层次(timing level) 6-43
6.4-4　电路层次(circuit level) 6-43
6.4-5　电路图编辑器(Schematic Editor) 6-44
6.4-6　佈局图编辑器(Layout Editor) 6-44
6.5　小结(Summary) 6-45
6.6　习题 6-46

第 七章　低功率电路设计与可测试性电路设计 7-1
7.1　低功率电路设计 7-2
7.1-1　各种功率的消耗 7-2
7.1-2　低功率电路设计的方向 7-5
7.1-3　低功率电路设计的电路结构 7-10
7.2　可测试性电路设计 7-16
7.2-1　错误模型(fault model) 7-17
7.2-2　测试样本的产生 7-22
7.2-3　可测试性(testability) 7-25
7.2-4　扫瞄设计(scan design) 7-28
7.2-5　周边扫瞄标准 7-30
7.2-6　Scan设计的实践与问题 7-34
7.3　小结(Summary) 7-38
7.4　习题 7-39

第 八章　子电路系统设计 8-1
8.1　加法器 8-3
8.1-1　进位涟波加法器 8-7
8.1-2　进位涟波加/减法器 8-8
8.1-3　先行进位加法器(carry look-ahead adder) 8-10
8.1-4　曼彻司特进位鍊加法器(manchester carry chain
adder) 8-15
8.2　乘法器 8-17
8.2-1　平行乘法器(parallel multiplier) 8-18
8.2-2　草上飞乘法器(on-the-fly multiplier) 8-20
8.2-3　管线式乘法器(pipeline multiplier) 8-24
8.3　计数器 8-29
8.3-1　非同步计数器 8-30
8.3-2　同步计数器 8-31
8.4　记忆体 8-33
8.4-1　RAM 8-33
8.4-2　ROM 8-37
8.5　小结(Summary) 8-39
8.6　习题 8-39

第二部份　EDA工具介绍

第 九章　Laker简介 9-1
9.1　关于Laker 9-2
9.2　设计元件库与资料库 9-3
9.3　高性能佈局编辑器 9-3
9.4　Logic Browsing 9-4
9.5　电晶体摆放器 9-5
9.6　Magic CellTM(MCell) 9-5
9.7　连结取向的佈局 9-6
9.8　点对点的绕线器 9-6
9.9　佈局规则取向的编辑 9-7
9.10　客制化的平面规划器 9-7
9.11　互动式DRC 9-8

第十章　使用者介面 10-1
10.1　简介 10-2
10.2　使用者介面功能 10-2
10.3　Laker主视窗 10-3
10.4　Laker设计视窗 10-4
10.5　Laker物件选择方法 10-12

第十一章　快速使用Laker 11-1
11.1　简介 11-2
11.2　输入设计 11-2
11.3　设计规则驱策的佈局 11-4
11.4　Magic Cell操作 11-9
11.5　电晶体的串接与摆放 11-12
11.6　整合佈局自动化 11-18
11.7　佈线连接 11-20
11.8　设计验证 11-27

第十二章　Tanner Tools Pro简介 12-1
12.1　Tanner的设计流程 12-2
12.2　Tanner Tools Pro在IC设计流程上的地位 12-5
12.3　Tanner Tools Pro包含的软体 12-9
1.-4　系统需求 12-10

第十三章　S-Edit 13-1
13.1　S-Edit的视窗介绍 13-2
13.2　S-Edit的档案结构 13-8
13.3　S-Edit设定 13-10
13.4　开始进行设计 13-15
13.5　编辑与绘制 13-26
13.6　电路的联结 13-33
13.7　属性与电路档案 13-39
13.8　例子导引 13-46
13.9　练习 13-60
13.10　计划 13-61

第十四章　L-Edit与LVS 14-1
14.1　L-Edit的视窗介绍 14-2
14.2　L-Edit设定 14-7
14.3　档案与细胞(cells) 14-23
14.4　佈局 14-35
14.5　寻找与编辑 14-43
14.6　产生层次(generate layers) 14-47
14.7　剖面图(cross-section viewer) 14-50
14.8　例子导引 14-53
14.9　DRC、EXT、SPR与LVS 14-56
14.10　DRC 14-57
14.11　EXT 14-59
14.12　SPR 14-65
14.13　CIF与GDSII档案的转入与转出 14-70
14.14　Lab：SPR的使用 14-72
14.15　LVS 14-77
14.16　练习 14-84
14.17　计划 14-85

第十五章　T-Spice与W-Edit 15-1
15.1　T-Spice的视窗介绍 15-2
15.2　T-Spice命令工具 15-4
15.3　W -Edit 15-33
15.4　W-Edit的视窗介绍 15-33
15.5　练习 15-43

第十六章　Lab：四位元加法器 16-1
16.1　基本单元电路的设计与模拟 16-2
16.2　基本单元的佈局与验证 16-13
16-3　较大区块电路的验证 16-17
16.4　整个系统的验证 16-19
16.5　整个系统的佈局与验证 16-20
16.6　结论 16-25

附　录　教育性晶片 附-1
数位积体电路 附-2
类比积体电路 附-4
备註 附-7
参考文献 参-1
 

None