本书着重在8051之系统架构及实作技巧，从8051之内部系统及指令详加介绍，进而介绍至实习模组之电路及各种介面电路与控制方法，读者可依本书实作，亲身体验8051的强大功能，极适合做为大专电子科「专题制作」之课程用书。

1. 1-1
1.0 本章教学大纲 1-2
1.1 微处理机发展史 1-2
1.2 背景基础摘要 1-10
1.2.1 设计法浅说 1-10
1.2.2 逻辑电路的基础 1-13
1.2.3 资料结构的基础 1-20
1.2.4 循序电路基础 1-32
1.3 微处理机的基本分类 1-35
1.3.1 易混淆名词释义 1-35
1.3.2 电脑的分类 1-36
1.3.3 微处理机的分类 1-39

2. 2-1
2.0 本章教学大纲 2-2
2.1 典型中央处理机的基本架构方块图 2-2
2.1.1 基本架构 2-2
2.1.2 资料的转移和运算 2-6
2.2 80x86族系处理机的发展 2-8
2.3 8088/8086系列 2-13
2.3.1 8088的讯号线 2-16
2.3.2 8086的讯号线 2-20
2.4 80286 2-27
2.4.1 80286的结构特征 2-28
2.5 80386 2-36
2.5.1 80386 简介 2-36
2.5.2 80386的结构及主要功能 2-39
2.6 80486 2-42
2.7 Pentium 2-47
2.8 其他 INTEL 相容产品 2-53
2.9 680X0 2-54
2.10 其它 RISC CPU 2-57
2.10.1 Power PC 2-58
2.10.2 SPARC 2-59
2.10.3 Alpha 2-60
2.11 数位讯号处理器(DSP) 2-62
2.11.1 TMS320C1X 2-63
2.11.2 TMSC3205X 2-65
2.12 8051 单晶片 2-67

3. 3-1
3.0 本章教学大纲 3-2
3.1 算术逻辑单元的功能 3-2
3.2 加/减/乘/除法器 3-4
3.3 比较器 3-9
3.4 编码器与多工器 3-12
3.5 计数器 3-16
3.6 移位暂存器 3-21
3.6.1 暂存器的基本观念 3-21
3.6.2 移位暂存器的设计 3-21
3.6.3 桶状移位暂存器 (Barrel Shifter) 3-24
3.7 TMS320C1X/5X 之算数逻辑单元 3-26
3.8 位元片段观念 3-30
3.9 提高CPU效能的几个方法 3-32
3.9.1 浮点运算处理器 3-33
3.9.2 倍频技术与Overdrive 3-48

4. 4-1
4.0 本章教学大纲 4-2
4.1 控制单元简介 4-2
4.2 循序电路设计法 4-2
4.3 暂存器转移语言 4-8
4.3.1 暂存器间转移 4-9
4.3.2 算术逻辑指令 4-10
4.4 多相时脉解码设计法 4-11
4.5 微程式设计法 4-16
4.5.1 一个指令的分解动作 4-16
4.5.2 微程式控制 4-18
4.5.3 微程式设计 4-18
4.6 80x86的控制暂存器 4-23
4.7 Pentium的分支预测 4-26

5. 5-1
5.0 本章教学大纲 5-2
5.1 微处理机的记忆体装置 5-2
5.2 记忆体阶层 5-5
5.3 记忆体的配置技术 5-19
5.3.1 程式的参考区域性 5-19
5.3.2 虚拟记忆体的概念 5-20
5.3.3 主记忆体的定址技术 5-23
5.3.4 典型的分页记忆体系统 5-27
5.3.5 典型的分段记忆体系统 5-28
5.3.6 80X86的记忆体配置 5-30
5.3.7 Pentium内部的暂存器组 5-40
5.3.8 680x0 之内部暂存器介绍 5-41
5.4 快取 (Cache)组织 5-42
5.5 Pentium CPU的记忆体应用 5-50
5.5.1 Pentium内的快取记忆体 5-50
5.5.2 快取记忆体的组织 5-50
5.5.3 快取记忆体操作模式 5-50
5.5.4 页阶层快取记忆体管理 5-51
5.6 记忆装置的时序考虑 5-52
5.7 辅助记忆体 5-57
5.7.1 硬碟(Hard Disk) 5-57
5.7.2 磁带(Magnetic tape) 5-57
5.7.3 光碟机 5-59

6. 6-1
6.0 本章教学大纲 6-2
6.1 汇流排基本概念 6-2
6.2 汇流排的标准及设计考虑 6-9
6.2.1 汇流排的标准 6-9
6.2.2 驱动/三态能力 6-10
6.2.3 抗杂讯 6-11
6.3 Bus协调 6-12
6.3.1 同步Bus (Synchronous Bus) 6-13
6.3.2 异步Bus (Asynchronous Bus) 6-19
6.3.3 半同步Bus (Semisynchronous Bus) 6-21
6.4 裁决协定 6-25
6.4.1 中断要求裁决 6-25
6.5 汇流排週期 6-27
6.5.1 8086汇流排週期定义 6-28
6.5.2 记忆体空间与汇流排週期之关系 6-31
6.5.3 8086执行单元与汇流排介面单元 6-35
6.5.4 80486 的汇流排週期 6-37
6.5.5 Pentium的汇流排週期 6-39
6.6 其它着名汇流排 6-41
6.6.1 IEEE488汇流排 6-41
6.6.2 ISA汇流排 6-42
6.6.3 MCA BUS 6-44
6.6.4 EISA BUS 6-48
6.6.5 区域汇流排 6-51
6.6.6 其它 6-57

7. 7-1
7.0 本章教学大纲 7-2
7.1 广义中断的概念与型态 7-2
7.1.1 软体中断(Software Interrupt) 7-3
7.1.2 硬体中断(Hardware Interrupt) 7-3
7.2 8259A 可程式化中断控制器 7-14
7.2.1 8259A 的操作 7-16
7.2.2 8259A 的初始化流程及命令格式 7-19
7.3 80X86的中断系统 7-22
7.3.1 中断向量表 7-23
7.3.2 中断指令 7-25
7.3.3 8086的基本外部硬体中断介面 7-29
7.3.4 外部硬体中断时序 7-32
7.4 保护模式与实际模式的中断 7-33
7.5 Pentium 的中断系统 7-37
7.6 8051 的中断系统 7-38
7.7 TMS320C14/C5X 的中断系统 7-42

8. 8-1
8.0 本章教学大纲 8-2
8.1 软体与程式规画 8-2
8.2 80X86 软体模式 8-6
8.3 组译器的演进 8-6
8.3.1 组译的简例 8-6
8.3.2 组译器的演进 8-8
8.4 指令集结构 8-10
8.4.1 典型指令的分类 8-10
8.4.2 指令集规模 8-14
8.5 80X86微处理器的定址模式 8-16
8.6 680X0 微处理器的定址方式 8-20
8.7 TSM320 微处理器的定址方式 8-20
8.7.1 环形定址法(Circular addressing mode) 8-21
8.7.2 位元反转定址法(Bit-reversed addressing Mode) 8-23
8.8 组译 8-26
8.8.1 典型组译流程 8-26
8.8.2 原始程式结构 8-28

9. 9-1
9.0 本章教学大纲 9-2
9.1 微处理机系统的输出入结构 9-2
9.2 输出入装置的驱动方式 9-8
9.3 直接记忆体存取(DMA) 9-12
9.3.1 8237A DMA 控制器 9-16
9.4 串列传输 9-17
9.4.1 通讯传输的基础概念 9-17
9.4.2 串列埠基本结构 9-21
9.4.3 RS-232-C 介面 9-23
9.5 并列传输 9-36
9.5.1 并列传输控制 9-37
9.5.2 可程式周边介面 8255 9-39
9.6 可程式计时/计数器 8253/8254 9-52
9.6.1 控制的定义 9-55