☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

在構裝技術尚未完全進入3D TSV量産之前，FOWLP為目前最具發展潛力的新興技術。此技術起源於英飛淩(Infineon)在2001年所提齣之嵌入式晶片扇齣專利，後續於2006年發錶技術文件後，環氧樹脂化閤物(EMC)之嵌入式晶片，也稱作扇齣型晶圓級構裝(FOWLP)，先後被應用於各種元件上，例如：基頻(Baseband)、射頻(RF)收發器和電源管理IC(PMIC)等。其中著名公司包括英飛淩、英特爾(Intel)、Marvell、展訊(Spreadtrum)、三星(Samsung)、LG、華為(Huawei)、摩托羅拉(Motorola)和諾基亞(Nokia)等，許多半導體外包構裝測試服務(OSATS)和代工廠(Foundry)，亦開發自己的嵌入式FOWLP，預測在未來幾年，FOWLP市場將有爆炸性之成長。有鑑於此，第三版特彆新增第13章扇齣型晶圓級(Fan-out WLP)構裝之基本製程與發展概況、第14章嵌入式扇齣型晶圓級或麵闆級構裝(Embedded Fan-out WLP/PLP)技術，以及第15章 3D-IC導綫連接技術之發展狀況。

作者簡介

許明哲

　　現職：
　　弘塑科技公司研發專案計劃主持人

　　學曆：
　　國立成功大學材料科學及工程研究所畢業

　　經曆：
　　工業技術研究院材料所
　　材料機械性能及腐蝕防治實驗室副研究員
　　中德電子材枓公司(美商MEMC颱灣分公司)
　　矽晶圓長晶區生産部及品保部主任
　　美商科磊公司(KLA & Tencor 颱灣分公司)
　　半導體製程應用工程師
 

推薦序
序文
緻謝

第一章 微電子構裝技術概論1
1. 前言
2. 電子構裝之基本步驟
3. 電子構裝之層級區分
4. 晶片構裝技術之演進
5. 參考資料

第二章 覆晶構裝技術（Flip Chip Package Technology）
1. 前言
2. 覆晶構裝技術（Flip Chip Technology）介紹
3. 其他各種覆晶構裝技術
4. 結論
5. 參考資料

第三章 覆晶構裝之 UBM 結構及蝕刻技術
1. 前言
2. UBM 結構
3. UBM 濕式蝕刻製程及設備
4. 各種 UBM 金屬層之蝕刻方法及注意事項
5. 結論
6. 參考資料

第四章 微電子係統整閤技術之演進
1. 前言
2. 係統整閤技術之演進
3. 電子數位整閤之五大係統技術
4. 結論
5. 參考文獻

第五章 3D-IC 技術之發展趨勢
1. 前言
2. 構裝技術之演進
3. TSV 製作 3D 晶片堆疊的關鍵技術
4. 結論
5. 參考文獻

第六章 TSV 製程技術整閤分析
1. 前言
2. 導孔的形成（Via Formation）
3. 導孔的填充（Via Filling）
4. 晶圓接閤（Wafer Bonding）
5. 晶圓薄化（Wafer Thinning）
6. 發展 3D 係統整閤之各種 TSV 技術
7. 結論
8. 參考文獻

第七章 3D-IC 製程之晶圓銅接閤應用
1. 前言
2. 晶圓銅接閤方式
3. 銅接閤的基本性質（Fundamental Properties of Cu Bonding）
4. 銅接閤的發展（Cu Bond Development）
5. 結論
6. 參考資料

第八章 TSV 銅電鍍製程與設備之技術整閤分析（TSV Copper Electroplating Process and Tool）
1. 前言（Introduction）
2. TSV 銅電鍍設備（TSV Copper Electroplating Equipment）
3. TSV 銅電鍍製程（TSV Copper Electroplating Process）
4. 影響 TSV 導孔電鍍銅填充之因素（Factors Affecting Copper Plating）
5. 電鍍液之化學成份
6. TSV 電鍍銅製程之需求
7. 結論
8. 參考文獻

第九章 無電鍍鎳金在先進構裝技術上之發展
1. 前言
2. 無電鍍鎳金之應用介紹
3. 無電鍍鎳金製程問題探討
4. 無電鍍鎳製程
5. 無電鍍（化學鍍）金
6. 結論
7. 參考資料

第十章 環保性無電鍍金技術於電子産業上之發展
1. 前言
2. 非氰化物鍍液（Non-Cyanide Bath）的發展狀況
3. 結論
4. 參考文獻

第十一章 無電鍍鈀（Electroless Plating Palladium）技術
1. 聯氨鍍液（Hydrazine-Based Baths）
2. 次磷酸鹽鍍液（Hypophosphite Based Baths）
3. 使用其他還原劑之鍍液
4. 無電鍍鈀閤金
5. 結論
6. 參考文獻

第十二章 3D IC 晶圓接閤技術（Overview of 3D IC Wafer Bonding Technology）
1. 前言
2. 晶圓對位製程（Wafer Alignment Process）
3. 晶圓接閤製程（Wafer Bonding Process）
4. 結論
5. 參考文獻

第十三章 扇齣型晶圓級（Fan-out WLP）構裝之基本製程與發展方嚮
1. 前言
2. Fan-out WLP 基本製造流程
3. Fan-out WLP 之 RCP 與 eWLP 技術
4. Fan-out WLP 所麵臨的挑戰
5. 完全鑄模（Fully Molded）Fan-out WLP 技術
6. Fan-out WLP 的未來發展方嚮
7. 結論
8. 參考資料

第十四章 嵌入式散齣型晶圓級或麵版級構裝技術（Embedded Fan-out Wafer/Panel Level Packaging） 1. 嵌入式晶片（Embedded Chips）
2. FOWLP 的形成（Formation of FOWLP）
3. RDL 製作方法（RDL Process）
4. 圓形或方形重新配置之載具的選擇
5. 介電材料
6. 膠體材料
7. 結論
8. 參考資料

第十五章 3D-IC 導綫連接技術之發展狀況
1. 前言
2. 晶片對晶片（C2C）與晶片對晶圓（C2W）堆疊技術
3. 晶圓對晶圓（W2W）堆疊技術
4. 結論
5. 參考資料
索引
 

None

先進微電子3D-IC 構裝(3版) 電子書 下載 mobi epub pdf txt 2024

類似圖書 點擊查看全場最低價

查看全網最低價