具体描述
日本生产工程权威奖项得主力作，图解与表格详实，带领工程师掌握半导体干蚀刻技术的全貌，提升现场即战力。
◎作者于1989年，以「有磁场微波电浆蚀刻技术的开发与实用化」受奖大河内纪念赏。1994年，以「低温干蚀刻设备的开发」受奖机械振兴协会赏通产大臣赏。
◎图解干蚀刻技术的原理与实务，让你一读即懂。
◎由制程直到设备、新技术，更进一步设置有关电浆损伤的章节，以便理解全貌并了解干蚀刻今后的课题与展望。
针对半导体干蚀刻技术涉及的电浆物理、化学、材料、电磁等复杂现象，循序解析，详解各环节的连带影响，提升现场即时应变的作战能力，为优秀工程师养成必备的工具书！
非等向性蚀刻是如何实现？为何Si的蚀刻使用Cl2及HBr，而SiO2的蚀刻则使用氟碳系列的气体？为何Poly-Si及Al的蚀刻使用ICP（电感耦合式电浆）之类的高密度电浆，而SiO2的蚀刻则使用中密度电浆于间距狭窄的平行板型蚀刻机？
本书告诉你这些连现场资深干蚀刻工程师都不见得充分理解的知识。
从干蚀刻技术的基础讲到应用，让初学者容易理解与整理；对于已有程度、经验的工程师而言，读之更加能理解、掌握干蚀刻技术的全貌。
《半导体干蚀刻技术》精彩内容请看：www.pressstore.com.tw/freereading/9789863581291.pdf
◎作者于1989年，以「有磁场微波电浆蚀刻技术的开发与实用化」受奖大河内纪念赏。1994年，以「低温干蚀刻设备的开发」受奖机械振兴协会赏通产大臣赏。
◎图解干蚀刻技术的原理与实务，让你一读即懂。
◎由制程直到设备、新技术，更进一步设置有关电浆损伤的章节，以便理解全貌并了解干蚀刻今后的课题与展望。
针对半导体干蚀刻技术涉及的电浆物理、化学、材料、电磁等复杂现象，循序解析，详解各环节的连带影响，提升现场即时应变的作战能力，为优秀工程师养成必备的工具书！
非等向性蚀刻是如何实现？为何Si的蚀刻使用Cl2及HBr，而SiO2的蚀刻则使用氟碳系列的气体？为何Poly-Si及Al的蚀刻使用ICP（电感耦合式电浆）之类的高密度电浆，而SiO2的蚀刻则使用中密度电浆于间距狭窄的平行板型蚀刻机？
本书告诉你这些连现场资深干蚀刻工程师都不见得充分理解的知识。
从干蚀刻技术的基础讲到应用，让初学者容易理解与整理；对于已有程度、经验的工程师而言，读之更加能理解、掌握干蚀刻技术的全貌。
《半导体干蚀刻技术》精彩内容请看：www.pressstore.com.tw/freereading/9789863581291.pdf
著者信息
作者简介
野尻一男（Nojiri Kazuo）
■1973年 群马大学工学部电子工学科毕业。
■1975年 群马大学大学院工学研究科硕士课程修毕。
■1975年 进入日立制作所。在半导体事业部从事CVD、元件整合、干蚀刻的研究开发。尤其是关于ECR电浆蚀刻、充电损伤，进行先驱的研究。而且担任技术开发的领导，历任许多经理职务。
■2000年 进入Lam Research公司担任董事‧CTO至今。
主要受奖
■1989年 以「有磁场微波电浆蚀刻技术的开发与实用化」受奖大河内纪念赏。
■1994年 以「低温干蚀刻设备的开发」受奖机械振兴协会赏通产大臣赏。
主要着作
《先端电气化学》（丸善）共着
《半导体プロセスにおけるチャージング･ダメージ》(リアライズ社）共着
译者简介
倪志荣（Ni, Chih-Jung)
■1988年 国立清华大学毕业
■1991年 中日交流协会留日奖学生
■1993年 日本东京大学工学院硕士
■2014年 中部科学园区模范劳工
■曾任地球村美日语中心日语讲师
现职华邦电子公司模组技术发展部经理，从事DRAM与Flash的制程研发。
野尻一男（Nojiri Kazuo）
■1973年 群马大学工学部电子工学科毕业。
■1975年 群马大学大学院工学研究科硕士课程修毕。
■1975年 进入日立制作所。在半导体事业部从事CVD、元件整合、干蚀刻的研究开发。尤其是关于ECR电浆蚀刻、充电损伤，进行先驱的研究。而且担任技术开发的领导，历任许多经理职务。
■2000年 进入Lam Research公司担任董事‧CTO至今。
主要受奖
■1989年 以「有磁场微波电浆蚀刻技术的开发与实用化」受奖大河内纪念赏。
■1994年 以「低温干蚀刻设备的开发」受奖机械振兴协会赏通产大臣赏。
主要着作
《先端电气化学》（丸善）共着
《半导体プロセスにおけるチャージング･ダメージ》(リアライズ社）共着
译者简介
倪志荣（Ni, Chih-Jung)
■1988年 国立清华大学毕业
■1991年 中日交流协会留日奖学生
■1993年 日本东京大学工学院硕士
■2014年 中部科学园区模范劳工
■曾任地球村美日语中心日语讲师
现职华邦电子公司模组技术发展部经理，从事DRAM与Flash的制程研发。
图书目录
序言
译者序
第１章 半导体积体电路的发展与干蚀刻技术
1.1 干蚀刻的概要
1.2 关于干蚀刻的评鑑参数
1.3 在大型积体电路上干蚀刻技术所扮演的角色
参考文献
第２章 干蚀刻的机制
2.1 电浆的基础
1 电浆是什么
2 电浆的各物理量
3 电浆中的碰撞反应过程
2.2 离子鞘以及离子鞘内的离子行为
1 离子鞘与Vdc
2 离子鞘内的离子散射
2.3 蚀刻制程的建构方法
1 干蚀刻的反应过程
2 非等向性蚀刻的机制
3 侧壁保护过程
4 蚀刻率
5 选择比
6 总结
参考文献
第３章 各种材料的蚀刻
3.1 闸极蚀刻
1 Poly-Si闸极蚀刻
2 晶圆面内CD均匀度的控制
3 WSi2／Poly-Si闸极蚀刻
4 W／WN／Poly-Si闸极蚀刻
5 Si基板的蚀刻
3.2 SiO2蚀刻
1 SiO2蚀刻的机制
2 SiO2蚀刻的关键参数
3 孔洞系列的蚀刻
4 SAC蚀刻
5 Spacer蚀刻
3.3 连线蚀刻
1 Al连线蚀刻
2 Al连线的防腐蚀处理技术
3 其它连线材料的蚀刻
3.4 总结
参考文献
第４章 干蚀刻设备
4.1 干蚀刻设备的历史
4.2 圆筒型电浆蚀刻机
4.3 CCP电浆蚀刻机
4.4 磁电管RIE
4.5 ECR电浆蚀刻机
4.6 ICP电浆蚀刻机
4.7 干蚀刻设备的实例
4.8 静电吸盘
1 静电吸盘的种类以及吸附原理
2 晶圆温度控制的原理
参考文献
第５章 干蚀刻损伤
5.1 导入Si表层的损伤
5.2 充电损伤
1 充电损伤的评鑑方法
2 充电的发生机制
3 各种蚀刻设备的充电评鑑与减低方法
4 起因于图形的闸极氧化层破坏
参考文献
第６章 新蚀刻技术
6.1 Cu 镶嵌蚀刻
6.2 Low-k蚀刻
6.3 使用多孔型Low-k的镶嵌连线
6.4 金属闸极／High-k蚀刻
6.5 FinFET蚀刻
6.6 双重图形定义
6.7 用于3D IC的蚀刻技术
参考文献
第７章 干蚀刻技术今后的课题与展望
7.1 关于干蚀刻的技术革新
7.2 今后的课题与展望
7.3 作为工程师的心理准备
参考文献
译者序
第１章 半导体积体电路的发展与干蚀刻技术
1.1 干蚀刻的概要
1.2 关于干蚀刻的评鑑参数
1.3 在大型积体电路上干蚀刻技术所扮演的角色
参考文献
第２章 干蚀刻的机制
2.1 电浆的基础
1 电浆是什么
2 电浆的各物理量
3 电浆中的碰撞反应过程
2.2 离子鞘以及离子鞘内的离子行为
1 离子鞘与Vdc
2 离子鞘内的离子散射
2.3 蚀刻制程的建构方法
1 干蚀刻的反应过程
2 非等向性蚀刻的机制
3 侧壁保护过程
4 蚀刻率
5 选择比
6 总结
参考文献
第３章 各种材料的蚀刻
3.1 闸极蚀刻
1 Poly-Si闸极蚀刻
2 晶圆面内CD均匀度的控制
3 WSi2／Poly-Si闸极蚀刻
4 W／WN／Poly-Si闸极蚀刻
5 Si基板的蚀刻
3.2 SiO2蚀刻
1 SiO2蚀刻的机制
2 SiO2蚀刻的关键参数
3 孔洞系列的蚀刻
4 SAC蚀刻
5 Spacer蚀刻
3.3 连线蚀刻
1 Al连线蚀刻
2 Al连线的防腐蚀处理技术
3 其它连线材料的蚀刻
3.4 总结
参考文献
第４章 干蚀刻设备
4.1 干蚀刻设备的历史
4.2 圆筒型电浆蚀刻机
4.3 CCP电浆蚀刻机
4.4 磁电管RIE
4.5 ECR电浆蚀刻机
4.6 ICP电浆蚀刻机
4.7 干蚀刻设备的实例
4.8 静电吸盘
1 静电吸盘的种类以及吸附原理
2 晶圆温度控制的原理
参考文献
第５章 干蚀刻损伤
5.1 导入Si表层的损伤
5.2 充电损伤
1 充电损伤的评鑑方法
2 充电的发生机制
3 各种蚀刻设备的充电评鑑与减低方法
4 起因于图形的闸极氧化层破坏
参考文献
第６章 新蚀刻技术
6.1 Cu 镶嵌蚀刻
6.2 Low-k蚀刻
6.3 使用多孔型Low-k的镶嵌连线
6.4 金属闸极／High-k蚀刻
6.5 FinFET蚀刻
6.6 双重图形定义
6.7 用于3D IC的蚀刻技术
参考文献
第７章 干蚀刻技术今后的课题与展望
7.1 关于干蚀刻的技术革新
7.2 今后的课题与展望
7.3 作为工程师的心理准备
参考文献
图书序言
第3章 各种材料的蚀刻
在本章，针对实际被使用于半导体制造程序的材料的蚀刻作解说。关于半导体制程的蚀刻大致分为：(1)Si系列的蚀刻；(2）介电层系列的蚀刻；(3）连线材料的蚀刻。在本章，举例在各范畴中构成基础技术的闸极蚀刻、孔洞系列的SiO2蚀刻、间隙壁蚀刻以及Al合金层积金属结构的蚀刻，针对这些作详细说明。在此并不侷限于只是各论，关于支配蚀刻的参数及其控制方法，也能够理解的作解说。构成方式是关于这些蚀刻如果能先加以理解，对于其它材料也能有效的应用。例如，在闸极蚀刻，虽然针对Poly-Si闸极、WSi2/Poly-Si闸极、W/WN/Poly-Si闸极的蚀刻叙述，但是如果完全的理解这些，关于STI及W连线等的蚀刻，也能够以类似的途径构筑制程。而且在闸极蚀刻，不仅是加工形状，晶圆面内的图型尺寸的偏差该如何降低，也是强烈的被要求。关于这点，也从支配图型尺寸的晶圆面内均匀度的参数为何，还有其控制方法为何的观点，加以解说。
SiO2的蚀刻机制与Si系列不同，而且适合蚀刻的电浆也不同。因此在本章针对蚀刻机制，以及支配蚀刻的关键参数，也深入的解说，并且能够理解气体系统的构成方法，以及间距狭窄的平行板型蚀刻机被使用的理由等。
在Al连线蚀刻方面，也谈论到在制造工程上造成问题的Al腐蚀，并且针对其对策方法作解说。此外，关于连线，取代Al连线的Cu镶嵌连线技术目前已成为主流，关于这点则在第六章的「新蚀刻技术」中叙述。
3.1 闸极蚀刻
首先一开始针对闸极蚀刻作叙述。闸极蚀刻的工程流程如同已经在第一章的图1-5所说明。闸极乃决定电晶体特性的重要部分，特别是由于MOS电晶体的临界电压（Vth）取决于闸极尺寸，蚀刻完成后的尺寸（CD）的控制非常重要。在65nm之后的节点，逻辑元件的物理上闸极长度变成在45nm以下，接近25nm。在该处，不仅是CD本身的精度，CD的晶圆面内的偏差也强烈的被要求抑制变低。例如，在CD为30nm的闸极，就300mm晶圆面内的CD均匀度（3σ）而言，被要求须在3nm以下。蚀刻形状理所当然被要求垂直形状，而且，随着微缩化的同时，对于愈来愈薄膜化的闸极氧化层，被要求须有高选择比。就闸极材料而言，在逻辑元件是Poly-Si，而在DRAM则是WSi2/Poly-Si或W／WN／Poly-Si层积结构被使用中。
在本章，针对实际被使用于半导体制造程序的材料的蚀刻作解说。关于半导体制程的蚀刻大致分为：(1)Si系列的蚀刻；(2）介电层系列的蚀刻；(3）连线材料的蚀刻。在本章，举例在各范畴中构成基础技术的闸极蚀刻、孔洞系列的SiO2蚀刻、间隙壁蚀刻以及Al合金层积金属结构的蚀刻，针对这些作详细说明。在此并不侷限于只是各论，关于支配蚀刻的参数及其控制方法，也能够理解的作解说。构成方式是关于这些蚀刻如果能先加以理解，对于其它材料也能有效的应用。例如，在闸极蚀刻，虽然针对Poly-Si闸极、WSi2/Poly-Si闸极、W/WN/Poly-Si闸极的蚀刻叙述，但是如果完全的理解这些，关于STI及W连线等的蚀刻，也能够以类似的途径构筑制程。而且在闸极蚀刻，不仅是加工形状，晶圆面内的图型尺寸的偏差该如何降低，也是强烈的被要求。关于这点，也从支配图型尺寸的晶圆面内均匀度的参数为何，还有其控制方法为何的观点，加以解说。
SiO2的蚀刻机制与Si系列不同，而且适合蚀刻的电浆也不同。因此在本章针对蚀刻机制，以及支配蚀刻的关键参数，也深入的解说，并且能够理解气体系统的构成方法，以及间距狭窄的平行板型蚀刻机被使用的理由等。
在Al连线蚀刻方面，也谈论到在制造工程上造成问题的Al腐蚀，并且针对其对策方法作解说。此外，关于连线，取代Al连线的Cu镶嵌连线技术目前已成为主流，关于这点则在第六章的「新蚀刻技术」中叙述。
3.1 闸极蚀刻
首先一开始针对闸极蚀刻作叙述。闸极蚀刻的工程流程如同已经在第一章的图1-5所说明。闸极乃决定电晶体特性的重要部分，特别是由于MOS电晶体的临界电压（Vth）取决于闸极尺寸，蚀刻完成后的尺寸（CD）的控制非常重要。在65nm之后的节点，逻辑元件的物理上闸极长度变成在45nm以下，接近25nm。在该处，不仅是CD本身的精度，CD的晶圆面内的偏差也强烈的被要求抑制变低。例如，在CD为30nm的闸极，就300mm晶圆面内的CD均匀度（3σ）而言，被要求须在3nm以下。蚀刻形状理所当然被要求垂直形状，而且，随着微缩化的同时，对于愈来愈薄膜化的闸极氧化层，被要求须有高选择比。就闸极材料而言，在逻辑元件是Poly-Si，而在DRAM则是WSi2/Poly-Si或W／WN／Poly-Si层积结构被使用中。
图书试读
None
用户评价
相关图书
本站所有内容均为互联网搜索引擎提供的公开搜索信息，本站不存储任何数据与内容，任何内容与数据均与本站无关，如有需要请联系相关搜索引擎包括但不限于百度，google,bing,sogou 等
© 2025 ttbooks.qciss.net All Rights Reserved. 小特书站 版权所有